LG 32LN57 Series Service Manual page 24

DDR_512MB_SS
IC701
+1.5V_DDR
K4B4G1646B-HCK0
A_RVREF4
A_RVREF1
C713
R706
0.1uF M8
1K VREFCA
1%
A_RVREF1
H1
R707
VREFDQ
1K C714
1%
0.1uF 1%
R710 240
L8
ZQ
+1.5V_DDR
+1.5V_DDR
B2
VDD_1
D9
VDD_2
A_RVREF4 C715
G7
R708 VDD_3
0.1uF
1K K2
1% VDD_4
K8
VDD_5
N1
VDD_6
R709 N9
1K C716
VDD_7
1% R1
0.1uF
VDD_8
R9
VDD_9
A1
VDDQ_1
A8
VDDQ_2
C1
VDDQ_3
C9
VDDQ_4
D2
VDDQ_5
E9
VDDQ_6
F1
VDDQ_7
H2
VDDQ_8
H9
VDDQ_9
J1
NC_1
J9
NC_2
L1
NC_3
L9
NC_4
A9
VSS_1
B3
VSS_2
E1
VSS_3
G8
VSS_4
J2
VSS_5
J8
VSS_6
M1
VSS_7
M9
VSS_8
P1
VSS_9
P9
VSS_10
T1
VSS_11
T9
VSS_12
B1
VSSQ_1
B9
VSSQ_2
D1
VSSQ_3
D8
VSSQ_4
E2
VSSQ_5
E8
VSSQ_6
F9
VSSQ_7
G1
VSSQ_8
G9
VSSQ_9
IC702
MT41K128M16JT-125:K
+1.5V_DDR
B_RVREF6
DDR_256MB_MICRON
M8
B_RVREF5 VREFCA
C709
R702
0.1uF B_RVREF5
1K
1%
H1
VREFDQ
R703
1%
1K C710
1% R711 240
0.1uF L8
ZQ
+1.5V_DDR
B2
+1.5V_DDR VDD_1
D9
VDD_2
G7
VDD_3
K2
B_RVREF6 C711
VDD_4
R704 K8
0.1uF
1K VDD_5
1% N1
VDD_6
N9
VDD_7
R1
R705 VDD_8
1K C712
R9
1% VDD_9
0.1uF
A1
VDDQ_1
A8
VDDQ_2
C1
VDDQ_3
C9
VDDQ_4
D2
VDDQ_5
E9
VDDQ_6
F1
VDDQ_7
H2
VDDQ_8
H9
VDDQ_9
J1
NC_1
J9
NC_2
L1
NC_3
L9
NC_4
T7
BRA[14] NC_6
A9
VSS_1
B3
VSS_2
E1
VSS_3
G8
VSS_4
J2
VSS_5
J8
VSS_6
M1
VSS_7
M9
VSS_8
P1
VSS_9
P9
VSS_10
T1
VSS_11
T9
VSS_12
B1
VSSQ_1
B9
VSSQ_2
D1
VSSQ_3
D8
VSSQ_4
E2
VSSQ_5
E8
VSSQ_6
F9
VSSQ_7
G1
VSSQ_8
G9
VSSQ_9
THE SYMBOL MARK OF THIS SCHEMETIC DIAGRAM INCORPORATES
SPECIAL FEATURES IMPORTANT FOR PROTECTION FROM X-RADIATION.
FILRE AND ELECTRICAL SHOCK HAZARDS, WHEN SERVICING IF IS
ESSENTIAL THAT ONLY MANUFATURES SPECFIED PARTS BE USED FOR
THE CRITICAL COMPONENTS IN THE SYMBOL MARK OF THE SCHEMETIC.
Copyright © 2013 LG Electronics. Inc. All rights reserved.
Only for training and service purposes
ARA[0-14]
ARA[0-14]
ARA[0]
N3
A0
ARA[1]
P7
A1
ARA[2]
P3
A2 ARA[3]
N2
A3 ARA[4]
P8
A4 ARA[5]
P2
A5 ARA[6]
R8
A6 ARA[7]
R2
A7
T8 ARA[8]
A8
R3 ARA[9]
A9
ARA[10]
L7
A10/AP
ARA[11]
R7
A11
ARA[12]
N7
A12/BC
ARA[13]
T3
A13 ARA[14]
T7
A14
M7
A15
M2
ARBA0
BA0 ARBA0
N8
ARBA1
BA1 ARBA1 ARCLK1
M3
ARBA2
BA2 ARBA2
ARCLK0
J7
R714
CK R712 100
100
K7 5%
CK 5%
K9 ARCKE
CKE ARCKE
/ARCLK0 /ARCLK1
L2 /ARCSX
/ARCS
CS
K1 ARODT
ARODT
ODT
J3
/ARRAS
RAS /ARRAS
K3
/ARCAS
CAS /ARCAS
L3
/ARWE
WE /ARWE
T2
ARREST
RESET ARREST
F3 ARDQS2
DQSL ARDQS0
G3 /ARDQS2
/ARDQS0
DQSL
C7 ARDQS3
ARDQS1
DQSU
B7 /ARDQS3
DQSU /ARDQS1
E7
ARDQM2
DML ARDQM0 ARDQ[16-23]
D3
ARDQM3
DMU ARDQM1
ARDQ[0-7]
ARDQ[16]
E3 ARDQ[0]
DQL0 ARDQ[17]
ARDQ[1]
F7
DQL1 ARDQ[18]
ARDQ[2]
F2
DQL2 ARDQ[19]
ARDQ[3]
F8
ARDQ[20]
DQL3 ARDQ[4]
H3
ARDQ[21]
DQL4 ARDQ[5]
H8
ARDQ[22]
DQL5 ARDQ[6]
G2
ARDQ[23]
DQL6 ARDQ[7] ARDQ[24-31]
H7
DQL7
ARDQ[8-15] ARDQ[24]
D7 ARDQ[8]
DQU0 ARDQ[25]
C3 ARDQ[9]
DQU1 ARDQ[26]
C8 ARDQ[10]
DQU2 ARDQ[27]
ARDQ[11]
C2
DQU3 ARDQ[28]
ARDQ[12]
A7
DQU4 ARDQ[29]
ARDQ[13]
A2
ARDQ[30]
DQU5 ARDQ[14]
B8
ARDQ[31]
DQU6 ARDQ[15]
A3
DQU7
+1.5V_DDR
C718 C720 C722 C726 C703 C701
C728
10uF
0.1uF 0.1uF 0.1uF 0.1uF 0.1uF 1uF
10V
+1.5V_DDR
C708
C717 C719 C750 C723 C725 C727 C706
0.1uF 1uF 10uF
0.1uF 0.1uF 0.1uF 0.1uF 0.1uF
10V
IC702-*1
BRA[0-14] K4B2G1646E-BCK0
BRA[0]
N3
DDR_256MB_SS
A0 BRA[1] N3 M8
P7 A0 VREFCA
P7
A1 BRA[2] P3 A1
P3 A2
N2 H1
A2 BRA[3] P8 A3 VREFDQ
N2 A4
P2
A3 A5
P8 BRA[4] R8 A6 ZQ L8
R2
A4 A7
P2 BRA[5] T8
R3 A8 B2
A5 A9 VDD_1
BRA[6] L7 D9
R8 R7 A10/AP VDD_2 G7
A6 A11 VDD_3
BRA[7] N7 K2
R2 T3 A12/BC VDD_4 K8
A7 A13 VDD_5
BRA[8] N1
T8 M7 VDD_6 N9
NC_5 VDD_7
A8 BRA[9] R1
R3 VDD_8
M2 BA0 VDD_9 R9
A9 BRA[10] N8
L7 BA1
M3 BA2
A10/AP BRA[11] A1
R7 VDDQ_1
J7 A8
A11 BRA[12] K7 CK VDDQ_2 C1
N7 CK VDDQ_3
K9 C9
A12/BC BRA[13] CKE VDDQ_4 D2
T3 VDDQ_5
L2 E9
A13 K1 CS VDDQ_6 F1
ODT VDDQ_7
J3 H2
RAS VDDQ_8
M7 K3 CAS VDDQ_9 H9
L3
NC_5 BRA[15] WE
NC_1 J1
T2 J9
RESET NC_2
L1
M2 NC_3 L9
BA0 BRBA0 NC_4
F3 T7
N8 G3 DQSL NC_6
BA1 BRBA1 DQSL
M3 C7 A9
BA2 BRBA2 DQSU VSS_1
BRCLK0 B7 B3
DQSU VSS_2
VSS_3 E1
E7 G8
J7 DML VSS_4
R713 D3 DMU VSS_5 J2
CK J8
K7 100 VSS_6
5% E3 M1
CK F7 DQL0 VSS_7 M9
K9 DQL1 VSS_8
F2 P1
CKE BRCKE F8 DQL2 VSS_9 P9
DQL3 VSS_10
H3 T1
/BRCLK0 H8 DQL4 VSS_11 T9
L2 DQL5 VSS_12
G2
CS /BRCS DQL6
K1 H7 DQL7
B1
ODT BRODT VSSQ_1
J3 D7 DQU0 VSSQ_2 B9
C3 D1
RAS /BRRAS DQU1 VSSQ_3
C8 D8
K3 C2 DQU2 VSSQ_4 E2
CAS /BRCAS DQU3 VSSQ_5
A7 E8
L3 A2 DQU4 VSSQ_6 F9
WE /BRWE DQU5 VSSQ_7
B8 G1
A3 DQU6 VSSQ_8 G9
DQU7 VSSQ_9
T2
BRREST
RESET
F3
DQSL BRDQS0
G3
DQSL /BRDQS0
C7
DQSU BRDQS1
B7
DQSU /BRDQS1
E7
DML BRDQM0
D3
DMU
BRDQM1
BRDQ[0-7]
E3 BRDQ[0]
DQ0
F7 BRDQ[1]
DQ1
F2 BRDQ[2]
DQ2
F8 BRDQ[3]
DQ3
H3 BRDQ[4]
DQ4
H8 BRDQ[5]
DQ5
G2
BRDQ[6]
DQ6
H7 BRDQ[7]
DQ7
BRDQ[8-15]
D7 BRDQ[8]
DQ8
C3 BRDQ[9]
DQ9
C8 BRDQ[10]
DQ10
C2 BRDQ[11]
DQ11
A7 BRDQ[12]
DQ12
A2 BRDQ[13]
DQ13
B8 BRDQ[14]
DQ14
A3 BRDQ[15]
DQ15
DDR_512MB_SS
IC703
K4B4G1646B-HCK0
A_RVREF2
+1.5V_DDR
ARA[0]
N3 M8
A0 VREFCA A_RVREF2
ARA[1] C735
P7
A1 R720 0.1uF
ARA[2] A_RVREF3 1K
P3
A2 1%
ARA[3]
N2 H1
A3 VREFDQ
ARA[4] P8
A4 1% R721
ARA[5] P2 240
1K C736
A5 R716
ARA[6] R8 L8 1% 0.1uF
A6 ZQ
ARA[7] R2
+1.5V_DDR
A7
ARA[8] T8
A8
ARA[9] R3 B2
A9 VDD_1
ARA[10] L7 D9
+1.5V_DDR
A10/AP VDD_2
ARA[11]
R7 G7
A11 VDD_3
ARA[12]
N7 K2
A12/BC VDD_4
ARA[13] A_RVREF3
T3 K8 C733
A13 VDD_5 R718
ARA[14] 0.1uF
T7 N1 1K
1%
A14 VDD_6
M7 N9
A15 VDD_7
R1
VDD_8
M2 R9 R719
1K C734
BA0 VDD_9
N8 1%
0.1uF
BA1
M3
BA2
A1
VDDQ_1
J7 A8
CK VDDQ_2
K7 C1
CK VDDQ_3
K9 C9
CKE VDDQ_4
D2
VDDQ_5
L2 E9
CS VDDQ_6
K1 F1
ODT VDDQ_7
J3 H2
RAS VDDQ_8
K3 H9
CAS VDDQ_9
L3
WE
J1
NC_1
T2 J9
RESET NC_2
L1
NC_3
L9
NC_4
F3
DQSL
G3
DQSL
C7 A9
DQSU VSS_1
B7 B3
H5TQ4G63AFR-PBC IC701-*1 IC703-*1
DQSU VSS_2 H5TQ4G63AFR-PBC
E1
N3 DDR_512MB_Hynix M8 DDR_512MB_Hynix
VSS_3 P7 A0 VREFCA N3 A0 VREFCA M8
E7 G8 P3 A1 P7 A1
N2 A2 H1 P3 A2
DML VSS_4 P8 A3 VREFDQ P8 N2 A3 VREFDQ H1
D3 J2 P2 A4 P2 A4
R8 A5 L8 R8 A5 L8
DMU VSS_5 R2 A7 A6 ZQ R2 A6 ZQ
J8 T8 A8 T8 A7
R3 A9 VDD_1 B2 R3 A8 B2
VSS_6 L7 A10/AP VDD_2 D9 L7 A9 VDD_1 D9
E3 M1 R7 A11 VDD_3 G7 R7 A11 A10/AP VDD_3 VDD_2 G7
N7 A12/BC VDD_4 K2 N7 A12/BC VDD_4 K2
DQL0 VSS_7 T7 T3 A13 VDD_5 N1 K8 T3 A13 VDD_5 K8
F7 M9 M7 A14 VDD_6 N9 T7 A14 VDD_6 N1
A15 VDD_7 R1 M7 A15 VDD_7 N9
DQL1 VSS_8 M2 VDD_8 R9 VDD_8 R1
N8 BA0 VDD_9 M2 N8 BA0 VDD_9 R9
F2 P1 M3 BA1 M3 BA1
DQL2 VSS_9 BA2 A1 BA2 A1
J7 CK VDDQ_1 VDDQ_2 A8 J7 VDDQ_1 A8
F8 P9 K7 CK VDDQ_3 C1 K7 CK VDDQ_2 C1
DQL3 VSS_10 K9 CKE VDDQ_4 C9 K9 CK VDDQ_3 C9
VDDQ_5 D2 CKE VDDQ_4 D2
H3 T1 L2 CS VDDQ_6 E9 L2 CS VDDQ_5 VDDQ_6 E9
J3 K1 ODT VDDQ_7 H2 F1 K1 ODT VDDQ_7 F1
DQL4 VSS_11 K3 RAS VDDQ_8 H9 J3 RAS VDDQ_8 H2
H8 T9 L3 CAS VDDQ_9 K3 CAS VDDQ_9 H9
WE J1 L3 WE
DQL5 VSS_12 T2 NC_1 J9 NC_1 J1
G2 RESET NC_2 L1 T2 RESET NC_2 L1 J9
NC_3 L9 NC_3 L9
DQL6 F3 NC_4 F3 NC_4
H7 G3 DQSL DQSL G3 DQSL
DQSL
DQL7 C7 DQSU VSS_1 A9 C7 A9
B1 B7 DQSU VSS_2 B3 B7 DQSU VSS_1 B3
VSS_3 E1 DQSU VSS_2 VSS_3 E1
VSSQ_1 D3 E7 DML VSS_4 J2 G8 E7 DML VSS_4 G8
D7 B9 DMU VSS_5 J8 D3 DMU VSS_5 J2
E3 VSS_6 M1 VSS_6 J8
DQU0 VSSQ_2 F7 DQL0 VSS_7 M9 E3 DQL0 VSS_7 M1
C3 D1 F2 DQL1 VSS_8 P1 F7 F2 DQL1 VSS_8 M9 P1
F8 DQL2 VSS_9 P9 F8 DQL2 VSS_9 P9
DQU1 VSSQ_3 H3 DQL3 VSS_10 T1 H3 DQL3 VSS_10 T1
C8 D8 H8 DQL5 DQL4 VSS_12 VSS_11 T9 H8 DQL4 VSS_11 T9
G2 DQL6 G2 DQL5 VSS_12
DQU2 VSSQ_4 H7 DQL7 H7 DQL6
C2 E2 VSSQ_1 B1 DQL7 B1
D7 DQU0 VSSQ_2 B9 D7 VSSQ_1 B9
DQU3 VSSQ_5 C3 DQU1 VSSQ_3 D1 C3 DQU0 DQU1 VSSQ_3 VSSQ_2 D1
C8 C2 DQU2 VSSQ_4 D8 E2 C8 DQU2 VSSQ_4 D8
A7 E8 A7 DQU3 VSSQ_5 E8 C2 DQU3 VSSQ_5 E2
DQU4 VSSQ_6 A2 DQU4 VSSQ_6 F9 A7 DQU4 VSSQ_6 E8
B8 DQU5 VSSQ_7 G1 A2 DQU5 VSSQ_7 F9
A2 F9 A3 DQU6 VSSQ_8 G9 A3 B8 DQU6 VSSQ_8 G9 G1
DQU5 VSSQ_7 DQU7 VSSQ_9 DQU7 VSSQ_9
B8 G1
DQU6 VSSQ_8
A3 G9
DQU7 VSSQ_9
IC702-*2
H5TQ2G63DFR-PBC
DDR_256MB_HYNIX
N3 M8
A0 VREFCA
P7
P3 A1
A2
N2 H1
A3 VREFDQ
P8 A4
P2
A5
R8 L8
R2 A6 ZQ
A7
T8
R3 A8 B2
A9 VDD_1
L7 D9
R7 A10/AP VDD_2 G7
A11 VDD_3
N7 K2
T3 A12/BC VDD_4 K8
A13 VDD_5
N1
VDD_6
M7 NC_5 VDD_7 N9
R1
VDD_8
M2 R9
N8 BA0 VDD_9
BA1
M3
BA2 A1
VDDQ_1
J7 A8
K7 CK VDDQ_2 C1
CK VDDQ_3
K9 C9
CKE VDDQ_4 D2
VDDQ_5
L2 E9
CS VDDQ_6
K1 ODT VDDQ_7 F1
J3 H2
RAS VDDQ_8
K3 H9
L3 CAS VDDQ_9
WE
J1
T2 NC_1 J9
RESET NC_2
L1
NC_3 L9
NC_4
F3 T7
G3 DQSL NC_6
DQSL
C7 DQSU VSS_1 A9
B7 B3
DQSU VSS_2
E1
E7 VSS_3 G8
DML VSS_4
D3 J2
DMU VSS_5 J8
VSS_6
E3 M1
F7 DQL0 VSS_7 M9
DQL1 VSS_8
F2 P1
F8 DQL2 VSS_9 P9
DQL3 VSS_10
H3 T1
DQL4 VSS_11
H8 DQL5 VSS_12 T9
G2
DQL6
H7
DQL7 B1
VSSQ_1
D7 B9
C3 DQU0 VSSQ_2 D1
DQU1 VSSQ_3
C8 D8
C2 DQU2 VSSQ_4 E2
DQU3 VSSQ_5
A7 E8
A2 DQU4 VSSQ_6 F9
DQU5 VSSQ_7
B8 G1
DQU6 VSSQ_8
A3 DQU7 VSSQ_9 G9
+1.5V_DDR
C705 C707
1uF 10uF
10V
+1.5V_DDR
C745 C751 C753 C755
0.1uF 0.1uF 0.1uF 0.1uF
IC703-*3
MT41K256M16HA-125:E IC701-*2 MT41K256M16HA-125:E IC703-*2 MT41K128M16JT-125:K IC701-*3 MT41K128M16JT-125:K
DDR_512MB_MICRON DDR_256MB_MICRON
N3 DDR_512MB_MICRON M8 N3 M8 N3 DDR_256MB_MICRON M8 N3 A0 VREFCA M8
P7 A0 VREFCA P7 A0 VREFCA P7 A0 VREFCA P7 A1
P3 A1 P3 A1 P3 A1 P3 A2
N2 A2 H1 N2 A2 H1 N2 A2 H1 N2 A3 VREFDQ H1
P8 A3 VREFDQ P8 A3 VREFDQ P8 A3 VREFDQ P2 P8 A4
P2 A4 P2 A4 P2 A4 R8 A5 L8
R8 A5 L8 R8 A5 L8 R8 A5 L8 R2 A6 ZQ +1.5V_DDR
R2 A6 A7 ZQ R2 A7 A6 ZQ R2 A6 A7 ZQ T8 A7
T8 A8 T8 A8 T8 A8 R3 A8 B2
R3 A9 VDD_1 B2 R3 A9 VDD_1 B2 R3 A9 VDD_1 B2 L7 A9 VDD_1 D9
L7 A10/AP VDD_2 D9 L7 A10/AP VDD_2 D9 L7 A10/AP VDD_2 D9 R7 A10/AP VDD_2 G7
R7 A11 VDD_3 G7 R7 A11 VDD_3 G7 R7 A11 VDD_3 G7 N7 A12/BC A11 VDD_3 VDD_4 K2
N7 A12/BC VDD_4 K2 N7 A12/BC VDD_4 K2 N7 A12/BC VDD_4 K2 T3 A13 VDD_5 K8
T3 A13 VDD_5 N1 K8 T3 A13 VDD_5 K8 N1 T3 A13 VDD_5 K8 N1 VDD_6 N1
M7 VDD_6 N9 M7 VDD_6 N9 M7 VDD_6 N9 M7 NC_5 VDD_7 N9 RVREF_A
NC_5 VDD_7 R1 NC_5 VDD_7 R1 NC_5 VDD_7 R1 VDD_8 R1 C746
M2 VDD_8 R9 M2 VDD_8 R9 M2 VDD_8 R9 M2 BA0 VDD_9 R9 R730
N8 BA0 VDD_9 N8 BA0 VDD_9 N8 BA0 VDD_9 M3 N8 BA1 0.1uF
M3 BA1 M3 BA1 M3 BA1 BA2 A1 1K
BA2 A1 BA2 A1 BA2 A1 J7 VDDQ_1 A8
J7 CK VDDQ_2 VDDQ_1 A8 J7 CK VDDQ_1 VDDQ_2 A8 J7 CK VDDQ_1 VDDQ_2 A8 K7 CK VDDQ_2 C1 1%
K7 CK VDDQ_3 C1 K7 CK VDDQ_3 C1 K7 CK VDDQ_3 C1 K9 CK VDDQ_3 C9
K9 CKE VDDQ_4 C9 K9 CKE VDDQ_4 C9 K9 CKE VDDQ_4 C9 CKE VDDQ_4 D2
VDDQ_5 D2 VDDQ_5 D2 VDDQ_5 D2 L2 VDDQ_5 E9
L2 CS VDDQ_6 E9 L2 CS VDDQ_6 E9 L2 CS VDDQ_6 E9 K1 CS ODT VDDQ_6 VDDQ_7 F1
J3 K1 ODT VDDQ_7 H2 F1 J3 K1 ODT VDDQ_7 H2 F1 J3 K1 ODT VDDQ_7 F1 H2 J3 RAS VDDQ_8 H2
K3 RAS VDDQ_8 H9 K3 RAS VDDQ_8 H9 K3 RAS VDDQ_8 H9 K3 CAS VDDQ_9 H9
L3 CAS VDDQ_9 L3 CAS VDDQ_9 L3 CAS VDDQ_9 L3 WE R731
WE J1 WE J1 WE J1 NC_1 J1
T2 NC_1 J9 T2 NC_1 J9 T2 NC_1 J9 T2 RESET NC_2 J9 1K C747
RESET NC_2 L1 RESET NC_2 L1 RESET NC_2 L1 NC_3 L9 L1 1%
NC_3 L9 NC_3 L9 NC_3 L9 F3 NC_4 T7 0.1uF
F3 NC_4 T7 F3 NC_4 T7 F3 NC_4 T7 G3 DQSL NC_6
G3 DQSL DQSL A14 G3 DQSL DQSL A14 G3 DQSL DQSL NC_6 DQSL
C7 A9
C7 DQSU VSS_1 A9 C7 DQSU VSS_1 A9 C7 DQSU VSS_1 A9 B7 DQSU VSS_1 B3
B7 DQSU VSS_2 B3 B7 DQSU VSS_2 B3 B7 DQSU VSS_2 B3 DQSU VSS_2 E1
VSS_3 E1 VSS_3 E1 VSS_3 E1 E7 DML VSS_3 VSS_4 G8
E7 D3 DML VSS_4 J2 G8 E7 D3 DML VSS_4 G8 J2 D3 E7 DML VSS_4 J2 G8 D3 DMU VSS_5 J2
DMU VSS_5 J8 DMU VSS_5 J8 DMU VSS_5 J8 VSS_6 J8
E3 VSS_6 M1 E3 VSS_6 M1 E3 VSS_6 M1 E3 DQ0 VSS_7 M1
F7 DQ0 VSS_7 M9 F7 DQ0 VSS_7 M9 F7 DQ0 VSS_7 M9 F7 DQ1 VSS_8 M9
F2 DQ1 VSS_8 P1 F2 DQ1 VSS_8 P1 F2 DQ1 VSS_8 P1 F8 F2 DQ2 VSS_9 P9 P1
F8 DQ2 VSS_9 P9 F8 DQ2 VSS_9 P9 F8 DQ2 VSS_9 P9 H3 DQ3 VSS_10 T1
H3 DQ3 VSS_10 T1 H3 DQ3 VSS_10 T1 H3 DQ3 VSS_10 T1 H8 DQ4 VSS_11 T9
H8 DQ5 DQ4 VSS_11 VSS_12 T9 H8 DQ5 DQ4 VSS_12 VSS_11 T9 H8 DQ5 DQ4 VSS_11 VSS_12 T9 G2 DQ5 VSS_12
G2 DQ6 G2 DQ6 G2 DQ6 H7 DQ6
H7 DQ7 H7 DQ7 H7 DQ7 DQ7 B1
VSSQ_1 B1 VSSQ_1 B1 VSSQ_1 B1 D7 VSSQ_1 B9
D7 DQ8 VSSQ_2 B9 D7 DQ8 VSSQ_2 B9 D7 DQ8 VSSQ_2 B9 C3 DQ8 VSSQ_2 D1
C3 DQ9 VSSQ_3 D1 C3 DQ9 VSSQ_3 D1 C3 DQ9 VSSQ_3 D1 C8 DQ10 DQ9 VSSQ_3 VSSQ_4 D8
C8 C2 DQ10 VSSQ_4 E2 D8 C8 C2 DQ10 VSSQ_4 E2 D8 C2 C8 DQ10 VSSQ_4 D8 E2 C2 DQ11 VSSQ_5 E2
A7 DQ11 VSSQ_5 E8 A7 DQ11 VSSQ_5 E8 A7 DQ11 VSSQ_5 E8 A7 DQ12 VSSQ_6 E8
A2 DQ12 VSSQ_6 F9 A2 DQ12 VSSQ_6 F9 A2 DQ12 VSSQ_6 F9 A2 DQ13 VSSQ_7 F9 RVREF_A
B8 DQ13 VSSQ_7 G1 B8 DQ13 VSSQ_7 G1 B8 DQ13 VSSQ_7 G1 B8 DQ14 VSSQ_8 G1
A3 DQ14 VSSQ_8 G9 A3 DQ14 VSSQ_8 G9 A3 DQ14 VSSQ_8 G9 A3 DQ15 VSSQ_9 G9
DQ15 VSSQ_9 DQ15 VSSQ_9 DQ15 VSSQ_9
ARA[0-14]
+1.5V_DDR RVREF_C
RVREF_C C741
R726
1K 0.1uF
1%
R727 /BRCLK0
1K C742
1%
0.1uF
BRA[0-15]
C754 C702 C704
1uF 10uF
0.1uF
10V
IC105
LGE2122[A2_M13]
+1.5V_DDR
R1 D12
ARDQM0
DDRV_1 ARDQM0
R2 D14
ARDQS0
DDRV_2 ARDQS0
R3 C14
ARDQ[0-7]
DDRV_3 ARDQS0 /ARDQS0 ARDQ[0]
R4 B17
DDRV_4 ARDQ0 ARDQ[1]
R5 D10
DDRV_5 ARDQ1
K3 C17 ARDQ[2]
DDRV_6 ARDQ2
R6 C10 ARDQ[3]
DDRV_7 ARDQ3
L8 C18 ARDQ[4]
DDRV_8 ARDQ4
ARDQ[5]
M8 B9
DDRV_9 ARDQ5
ARDQ[6]
D17 E18
DDRV_10 ARDQ6
ARDQ[7]
A19 D9
DDRV_11 ARDQ7
J22 C15
ARDQM1
TP700 MEMTP ARDQM1
K22 A13
TP701 MEMTN ARDQS1 ARDQS1
B13
ARDQ[8-15]
ARDQS1 /ARDQS1 ARDQ[8]
B11
ARDQ8
D18 B16 ARDQ[9]
RVREF_A ARDQ9
A11 ARDQ[10]
ARDQ10
A17 ARDQ[11]
ARDQ11
ARDQ[12]
G8 C12
ARCKE ARCKE ARDQ12
ARDQ[13]
A16
ARDQ13
ARDQ[14]
B5 C11
ARCLK1
ARCLK1 ARDQ14 ARDQ[15]
A5 C16
/ARCLK1
ARCLK1 ARDQ15
B14 A3
ARCLK0 ARCLK0 ARDQM2 ARDQM2
A14 D5
/ARCLK0 ARCLK0 ARDQS2 ARDQS2
C5
ARDQS2 /ARDQS2
F13 E7 ARDQ[16] ARDQ[16-23]
ARODT ARODT ARDQ16
E13 B2 ARDQ[17]
/ARRAS ARRAS ARDQ17
G13 C8 ARDQ[18]
/ARCAS ARCAS ARDQ18
ARDQ[19]
G15 B1
/ARCS ARCS ARDQ19
ARDQ[20]
H18 A9
/ARWE ARWE ARDQ20
ARDQ[21]
C1
ARDQ21 ARDQ[22]
G16 C9
ARREST
ARRESET ARDQ22 ARDQ[23]
C3
ARDQ23
D15
ARBA0 ARBA0
F9 C6
ARBA1 ARBA1 ARDQM3 ARDQM3
G18 A4
ARBA2 ARBA2 ARDQS3 ARDQS3
B4
ARDQ[24-31]
ARDQS3 /ARDQS3
F15 A1 ARDQ[24]
/ARCSX ARCSX ARDQ24
B7 ARDQ[25]
ARDQ25
ARA[14] ARDQ[26]
D11 C4
ARA14 ARDQ26
ARA[13] ARDQ[27]
F16 C7
ARA13 ARDQ27
ARA[12] ARDQ[28]
D8 B3
ARA12 ARDQ28
ARA[11] ARDQ[29]
E11 A7
ARA[10] ARA11 ARDQ29 ARDQ[30]
G9 A2
ARA[9] ARA10 ARDQ30 ARDQ[31]
E16 D7
ARA[8] ARA9 ARDQ31
F11
VDD3V3
ARA[7] ARA8
G17
ARA[6] ARA
F10 A20
ARA6 AVDD33_MEMPLL
ARA[5] E17 H9
ARA5 AVSS33_MEMPLL
ARA[4] E10
ARA4
ARA[3] C700
E15
ARA3
ARA[2] 0.1uF
F17
ARA2
ARA[1]
G10
ARA1
ARA[0]
F18
ARA0
IC105
LGE2122[A2_M13]
C2 L1
RVREF_C BRDQM0 BRDQM0
H2
BRDQS0 BRDQS0
H1
BRDQS0 /BRDQS0 BRDQ[0-7]
BRDQ[0]
J2 E2
BRCLK0 BRCLK0 BRDQ0
BRDQ[1]
J1 N3
BRCLK0 BRDQ1
BRDQ[2]
E1
BRDQ2
BRDQ[3]
N1
BRDQ3 BRDQ[4]
D1
BRDQ4 BRDQ[5]
P1
BRDQ5 BRDQ[6]
L6 D2
BRCKE BRCKE BRDQ6 BRDQ[7]
N2
BRDQ7
E3
BRODT BRODT
L4 H3
/BRRAS BRRAS BRDQM1 BRDQM1
D3 K1
/BRCAS BRCAS BRDQS1 BRDQS1
D4 K2 BRDQ[8-15]
/BRCS BRCS BRDQS1 /BRDQS1
BRDQ[8]
N4
BRDQ8
BRDQ[9]
J4 F2
BRBA0 BRBA0 BRDQ9
BRDQ[10]
M6 M3
BRBA1
BRBA1 BRDQ10 BRDQ[11]
E4 F1
BRBA2
BRBA2 BRDQ11 BRDQ[12]
L2
BRDQ12 BRDQ[13]
K4 F3
/BRWE BRWE BRDQ13 BRDQ[14]
M4
BRA[15] BRDQ14 BRDQ[15]
J3 G3
BRA15 BRDQ15
BRA[14] P4
BRA14
BRA[13] G5
BRA13
BRA[12]
P6
BRA12
BRA[11]
P5
BRA11
BRA[10]
L5
BRA10
BRA[9]
F4
BRA[8] BRA9
P3
BRA[7] BRA8
H4
BRA[6] BRA7
P2
BRA[5] BRA6
K6
BRA[4] BRA5
M5
BRA4
BRA[3] K5
BRA3
BRA[2] G6
BRA2
BRA[1]
N5
BRA1
BRA[0]
E5
BRA0
+1.5V_DDR
B19
DDRV_12
C19
DDRV_13
D19
DDRV_14
E19
DDRV_15
F19
DDRV_16
G19
DDRV_17
F5
DDRV_18
H5
DDRV_19
N8 G4
DDRV_20 BRRESET BRREST
P8
DDRV_21
D13
DDRV_22
E8
DDRV_23
G11
DDRV_24
D20
DDRV_25
E20
DDRV_26
F20
DDRV_27
G20
DDRV_28
R7
DDRV_29
R8
DDRV_30
T5
DDRV_31
T6
DDRV_32
T7
DDRV_33
T8
DDRV_34
2011.12.09
DDR ONE SIDE 12
LGE Internal Use Only