Table of Contents
Advertisement
EN 112
9.
EJ3.0U PA
9.3.7
Diagram B06, MOP XC3S400 (IC 7G00)
Pin Configuration
IO_L01P_7/VRN_7
1
IO_L01N_7/VRP_7
2
GND
3
IO_L21P_7
4
IO_L21N_7
5
6
VCCO_7
VCCAUX
7
IO_L23P_7
8
IO_L23N_7
9
10
GND
IO_L40P_7
11
IO_L40N_7/VREF_7
12
IO_L40P_6/VREF_6
13
IO_L40N_6
14
15
IO_L24P_6
IO_L24N_6/VREF_6
16
17
IO
18
VCCINT
19
VCCO_6
GND
20
21
IO
IO_L01P_6/VRN_6
22
23
IO_L01N_6/VRP_6
M1
24
M0
25
Circuit Descriptions, Abbreviation List, and IC Data Sheets
Bank 0
Bank 5
no VREF, no DCI)
(
Figure 9-12 Pin configuration
Bank 1
Bank 4
(no VREF)
75
IO_L01N_2/VRP_2
74
IO_L01P_2/VRN_2
73
GND
72
IO_L21N_2
71
IO_L21P_2
70
VCCO_2
69
VCCINT
68
IO_L24N_2
67
IO_L24P_2
66
GND
65
IO_L40N_2
64
IO_L40P_2/VREF_2
63
IO_L40N_3/VREF_3
62
IO_L40P_3
61
IO_L24N_3
60
IO_L24P_3
59
IO
58
VCCAUX
57
VCCO_3
56
GND
55
IO
54
IO_L01N_3/VRP_3
53
IO_L01P_3/VRN_3
52
CCLK
51
DONE
G_16840_097.eps
090207
Advertisement
Table of Contents
