Advertisement
Sub
D7
10H
Adjustment of input clamp phase for analog Cb/Cr
1000：-1.185μｓ 〜 0000：±０ 〜 0111：+1.04μｓ
INIT:00H
C ClampPulse̲F
11H
Adjustment of digital clamp phase for Cb/Cr
000：1.19μｓ 〜 111：3.26μｓ
INIT:00H
12H
CONFIX
Killer function
0：normal
INIT:08H
1：killer off
DOT DIST
13H
Reduse dot ( Horizontal)
00：OFF
01：ｘ0.16
INIT:5BH
EXTERNAL SYNC
14H
Mode selection for external sync
00：OFF(internal)
01：CsyncH
INIT:1CH
15H
100000：-4.74μｓ 〜 000000：±０μｓ 〜 011111：+4.46μｓ（1/6.75MHzｽﾃｯﾌﾟ）
INIT:00H
16H
Time constant 1 fpr H PLL(Phase difference: big)
000：large 〜 111：small
INIT:4EH
17H
Time constant 2 fpr H PLL(Phase difference: middle)
000：large 〜 111：small
INIT:85H
18H
Time constant 3 fpr H PLL(Phase difference: small)
000：large 〜 111：small
INIT:A6H
19H
Threshold level at the phase diffrence large to middle
INIT:48H
1AH
Adjustment start phase for noise detection
000：32.2uS 〜 100：36.9uS 〜 111：40.5uS
INIT:90H
1BH
Adjustment start line for noise detection
INIT:00H
1CH
Adjustment horizontal phase for digital output
1000：-1.185uS 〜 0000：0uS 〜 1111：+1.04uS
INIT:00H
1DH
Adjustment start phase of horizontal signal processing
1000：-1.185μｓ 〜 0000：cemter 〜 0111：+1.04μｓ
INIT:00H
1EH
Adjustment start phase of vertical signal processing
INIT:07H
1FH
Adjustment start phase of horizontal BLK
1000：-2.37μｓ 〜 0000：±０ 〜 0111：+2.27μｓ
INIT:00H
* : Every blank register must be set "0".
Feb./2005
D6
D5
CICLMPP̲S
COLOR KILLER LEVEL
Adjustment the sensitivity of the killer detection
000：Max 〜 111：Ｍｉｎ
COMB+
10：ｘ0.17
0：OFF
11：ｘ0.18
1：ON
SEPA LVL
Sync sepa. Level
10：CsyncL
0:30%
11：VsyncH
1:40%
SHCTRL
Adjustment Horizontal phase reference
HDAMP1
HDAMP2
HDAMP3
HGCON12
0000:OFF 〜 1111:High
EN̲NOISEH̲S
EN̲NOISEV̲S
000：0H 〜 １11：+15H
60Hz：line ７ is as 0H
50Hz：line ４ is as ０Ｈ
HDPH
EN̲PIXH̲S
EN̲PIXV̲S
0000：line 10 〜 1111： line 25
HBLK̲S
D4
D3
1000：-1.185μｓ 〜 0000：±０ 〜 0111：+1.04μｓ
C ClampPulse̲W
Adjustment of digital clamp width for Cb/Cr
000：0.9μｓ 〜 111：2.96μｓ
1LINE DOT
COM443N
Comb selection
for 443NTSC
0：OFF
1：ON
0:1H Comb
1:2H Comb
SYNC TIP CLAMP１
Sync tip clamp mode for CVBS
00：ON
10：AUTO１
01：OFF
11：AUTO２
Loop gain 1 for H PLL(Phase difference: big)
Loop gain 1 for H PLL(Phase difference: middle)
Loop gain 1 for H PLL(Phase difference: small)
EN̲NOISEH̲W
Adjustment the width for noise detection
000：9.4uS 〜 100：14.1uS 〜 111：17.7uS
1000：-1.185μｓ 〜 0000：center〜 0111：+1.04μｓ
EN̲PIXV̲A
0：Manual
1：Auto
D2
CICLMPP̲W
Adjustment of input clamp width for analog Cb/Cr
Time constant of Cb/Cr digital clamp
00：OFF
01：small
ACC LEVEL
Adjustment ＡＣＣ reference level
0000：Ｍｉｎ 〜 1111：Ｍａｘ 〔Initial：1000〕
CGAIN
ＳＥＣＡＭ用 Ｙ trap performance
000：ＯＦＦ 〜 １１１：×0.875（Intial：011）
VSEPLVL
VLMT
V sepa mode
V sepa limit
0： 1/8
0：5/16
1： 1/16
1：1/2
MUTE
picture mute
0：OFF
1：ON
HD GAIN1
00000：small 〜 11111：large
HDGAIN2
00000：small 〜 11111：large
HDGAIN3
00000：small 〜 11111：large
HGCON21
Threshold level at the phase diffrence middle to big
0000:OFF 〜 1111:High
Noise detection line numbers
00：1H
01：2H
FLOCK
HPLL Gain at lock
0：1/2
00：3V
1：no change
10：5V
VDPH
Adjustment Vertical phase for digital output
0000：0H 〜 1111：+15H
EN̲PIXH̲W
Adjustment width of horizontal signal processing
COMB KILL
000：OFF
011：1〜23H
001：１〜21H
100：1〜24H
010：1〜22H
101：1〜25H
HBLK̲W
Adjustment width of horizontal BLK
1000：-2.37μｓ 〜 0000：±０ 〜 0111：+2.27μｓ
TC90101FG
D1
D0
DIGITAL C CLAMP
10：mediam
11：large
HHKIL
AFC V mask
0：OFF
1：ON
C MUTE
Cb/Cr out mute
0：OFF
1：ON
EN̲NOISEV̲W
10：3H
11：4H
VSRACH
fsc lock period
01：4V
11：6V
110：1〜26H
111：Auto
(60:22H,50:23H)
17
Advertisement
