List Of Figures - Motorola DSP56012 User Manual

24-bit digital signal processor
Table of Contents

Advertisement

DSP56012 Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-9
DSP56012 Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-4
Figure 3-1
Memory Maps for PEA = 0, PEB = 0. . . . . . . . . . . . . . . . . . . . . . 3-5
Figure 3-2
Memory Maps for PEA = 1, PEB = 0. . . . . . . . . . . . . . . . . . . . . . 3-6
Figure 3-3
Memory Maps for PEA = 0, PEB = 1. . . . . . . . . . . . . . . . . . . . . . 3-7
Figure 3-4
Memory Maps for PEA = 1, PEB = 1. . . . . . . . . . . . . . . . . . . . . . 3-8
Operating Mode Register (OMR) . . . . . . . . . . . . . . . . . . . . . . . 3-12
Interrupt Priority Register (Addr X:$FFFF) . . . . . . . . . . . . . . . . 3-16
PLL Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-20
Port B Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-3
Parallel Port B Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-4
Port B GPIO Signals and Registers . . . . . . . . . . . . . . . . . . . . . . 4-5
Port B I/O Pin Control Logic . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-6
I/O Port B Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-9
HI Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-12
HI Programming Model-DSP Viewpoint . . . . . . . . . . . . . . . . . . 4-14
HI Flag Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-18
Host Processor Programming Model-Host Side. . . . . . . . . . . . 4-23
HI Register Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-24
HSR and HCR Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-26
Motorola

List of Figures

xiii

Advertisement

Table of Contents
loading

Table of Contents