Motorola DSP56367 User Manual page 10

Paragraph
Number
10.3.4.1 RCR ESAI Receiver 0 Enable (RE0) - Bit 0 . . . . . . . . . . . . . . . . . . . .10-30
10.3.4.2 RCR ESAI Receiver 1 Enable (RE1) - Bit 1 . . . . . . . . . . . . . . . . . . . .10-30
10.3.4.3 RCR ESAI Receiver 2 Enable (RE2) - Bit 2 . . . . . . . . . . . . . . . . . . . .10-31
10.3.4.4 RCR ESAI Receiver 3 Enable (RE3) - Bit 3 . . . . . . . . . . . . . . . . . . . .10-31
10.3.4.5 RCR Reserved Bits - Bits 4-5, 17-18 . . . . . . . . . . . . . . . . . . . . . . . . . .10-31
10.3.4.6 RCR Receiver Shift Direction (RSHFD) - Bit 6 . . . . . . . . . . . . . . . . .10-31
10.3.4.7 RCR Receiver Word Alignment Control (RWA) - Bit 7 . . . . . . . . . . .10-31
10.3.4.8 RCR Receiver Network Mode Control (RMOD1-RMOD0) - Bits 8-910-31
10.3.4.9 RCR Receiver Slot and Word Select (RSWS4-RSWS0) - Bits 10-14 .10-32
10.3.4.10 RCR Receiver Frame Sync Length (RFSL) - Bit 15 . . . . . . . . . . . . . .10-33
10.3.4.11 RCR Receiver Frame Sync Relative Timing (RFSR) - Bit 16. . . . . . .10-33
10.3.4.12 RCR Receiver Section Personal Reset (RPR) - Bit 19. . . . . . . . . . . . .10-33
10.3.4.13 RCR Receive Exception Interrupt Enable (REIE) - Bit 20 . . . . . . . . .10-34
10.3.4.14 RCR Receive Even Slot Data Interrupt Enable (REDIE) - Bit 21 . . . .10-34
10.3.4.15 RCR Receive Interrupt Enable (RIE) - Bit 22 . . . . . . . . . . . . . . . . . . .10-34
10.3.4.16 RCR Receive Last Slot Interrupt Enable (RLIE) - Bit 23 . . . . . . . . . .10-34
10.3.5 ESAI Common Control Register (SAICR) . . . . . . . . . . . . . . . . . . . . . . . .10-35
10.3.5.1 SAICR Serial Output Flag 0 (OF0) - Bit 0. . . . . . . . . . . . . . . . . . . . . .10-35
10.3.5.2 SAICR Serial Output Flag 1 (OF1) - Bit 1. . . . . . . . . . . . . . . . . . . . . .10-35
10.3.5.3 SAICR Serial Output Flag 2 (OF2) - Bit 2. . . . . . . . . . . . . . . . . . . . . .10-35
10.3.5.4 SAICR Reserved Bits - Bits 3-5, 9-23 . . . . . . . . . . . . . . . . . . . . . . . . .10-36
10.3.5.5 SAICR Synchronous Mode Selection (SYN) - Bit 6 . . . . . . . . . . . . . .10-36
10.3.5.6 SAICR Transmit External Buffer Enable (TEBE) - Bit 7 . . . . . . . . . .10-36
10.3.5.7 SAICR Alignment Control (ALC) - Bit 8 . . . . . . . . . . . . . . . . . . . . . .10-36
10.3.6 ESAI Status Register (SAISR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .10-38
10.3.6.1 SAISR Serial Input Flag 0 (IF0) - Bit 0 . . . . . . . . . . . . . . . . . . . . . . . .10-38
10.3.6.2 SAISR Serial Input Flag 1 (IF1) - Bit 1 . . . . . . . . . . . . . . . . . . . . . . . .10-38
10.3.6.3 SAISR Serial Input Flag 2 (IF2) - Bit 2 . . . . . . . . . . . . . . . . . . . . . . . .10-38
10.3.6.4 SAISR Reserved Bits - Bits 3-5, 11-12, 18-23. . . . . . . . . . . . . . . . . . .10-39
10.3.6.5 SAISR Receive Frame Sync Flag (RFS) - Bit 6. . . . . . . . . . . . . . . . . .10-39
10.3.6.6 SAISR Receiver Overrun Error Flag (ROE) - Bit 7. . . . . . . . . . . . . . .10-39
10.3.6.7 SAISR Receive Data Register Full (RDF) - Bit 8 . . . . . . . . . . . . . . . .10-39
10.3.6.8 SAISR Receive Even-Data Register Full (REDF) - Bit 9 . . . . . . . . . .10-39
10.3.6.9 SAISR Receive Odd-Data Register Full (RODF) - Bit 10. . . . . . . . . .10-39
10.3.6.10 SAISR Transmit Frame Sync Flag (TFS) - Bit 13 . . . . . . . . . . . . . . . .10-40
10.3.6.11 SAISR Transmit Underrun Error Flag (TUE) - Bit 14. . . . . . . . . . . . .10-40
10.3.6.12 SAISR Transmit Data Register Empty (TDE) - Bit 15 . . . . . . . . . . . .10-40
10.3.6.13 SAISR Transmit Even-Data Register Empty (TEDE) - Bit 16 . . . . . .10-40
10.3.6.14 SAISR Transmit Odd-Data Register Empty (TODE) - Bit 17 . . . . . . .10-41
10.3.7 ESAI Receive Shift Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .10-44
10.3.8 ESAI Receive Data Registers (RX3, RX2, RX1, RX0) . . . . . . . . . . . . . . .10-44
10.3.9 ESAI Transmit Shift Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .10-44
10.3.10 ESAI Transmit Data Registers (TX5, TX4, TX3, TX2,TX1,TX0) . . . . . .10-44
x
CONTENTS
Title
Page
Number
MOTOROLA