Table of Contents
Advertisement
Paragraph
Number
11.3.4.1
11.3.4.2
RCCR_1 Rx High Freq. Clock Polarity (RHCKP) - Bit 20 . . . . . . . . .11-11
11.3.4.3
RCCR_1 Rx High Freq. Clock Direction (RHCKD) - Bit 23 . . . . . . .11-11
11.3.5
ESAI_1 Receive Control Register (RCR_1) . . . . . . . . . . . . . . . . . . . . . . .11-11
11.3.6
ESAI_1 Common Control Register (SAICR_1) . . . . . . . . . . . . . . . . . . . .11-12
11.3.7
ESAI_1 Status Register (SAISR_1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-12
11.3.8
ESAI_1 Receive Shift Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-13
11.3.9
ESAI_1 Receive Data Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-13
11.3.10
ESAI_1 Transmit Shift Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-13
11.3.11
ESAI_1 Transmit Data Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-13
11.3.12
ESAI_1 Time Slot Register (TSR_1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-14
11.3.13
Transmit Slot Mask Registers (TSMA_1, TSMB_1). . . . . . . . . . . . . . . . .11-14
11.3.14
Receive Slot Mask Registers (RSMA_1, RSMB_1) . . . . . . . . . . . . . . . . .11-15
11.4
Operating Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-16
11.4.1
ESAI_1 After Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-16
11.5
GPIO - Pins and Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-16
11.5.1
Port E Control Register (PCRE). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-16
11.5.2
Port E Direction Register (PRRE) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-17
11.5.3
Port E Data register (PDRE). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-18
Section
12 Digital Audio Transmitter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .12-1
12.1
Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .12-1
12.2
DAX Signals. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .12-2
12.3
DAX Functional Overview. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .12-3
12.4
DAX Programming Model . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .12-4
12.5
DAX Internal Architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .12-5
12.5.1
DAX Audio Data Register (XADR). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .12-5
12.5.2
DAX Audio Data Buffers (XADBUFA / XADBUFB) . . . . . . . . . . . . . . . .12-6
12.5.3
DAX Audio Data Shift Register (XADSR) . . . . . . . . . . . . . . . . . . . . . . . . .12-6
12.5.4
DAX Non-Audio Data Register (XNADR) . . . . . . . . . . . . . . . . . . . . . . . . .12-6
12.5.4.1
DAX Channel A Validity (XVA)-Bit 10 . . . . . . . . . . . . . . . . . . . . . . .12-6
12.5.4.2
DAX Channel A User Data (XUA)-Bit 11 . . . . . . . . . . . . . . . . . . . . .12-6
12.5.4.3
DAX Channel A Channel Status (XCA)-Bit 12 . . . . . . . . . . . . . . . . .12-7
12.5.4.4
DAX Channel B Validity (XVB)-Bit 13 . . . . . . . . . . . . . . . . . . . . . . .12-7
12.5.4.5
DAX Channel B User Data (XUB)-Bit 14 . . . . . . . . . . . . . . . . . . . . .12-7
12.5.4.6
DAX Channel B Channel Status (XCB)-Bit 15. . . . . . . . . . . . . . . . . .12-7
12.5.4.7
XNADR Reserved Bits-Bits 0-9, 16-23 . . . . . . . . . . . . . . . . . . . . . . .12-7
12.5.5
DAX Non-Audio Data Buffer (XNADBUF) . . . . . . . . . . . . . . . . . . . . . . . .12-7
12.5.6
DAX Control Register (XCTR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .12-7
12.5.6.1
Audio Data Register Empty Interrupt Enable (XDIE)-Bit 0 . . . . . . . .12-8
12.5.6.2
Underrun Error Interrupt Enable (XUIE)-Bit 1 . . . . . . . . . . . . . . . . . .12-8
12.5.6.3
Block Transferred Interrupt Enable (XBIE)-Bit 2 . . . . . . . . . . . . . . . .12-8
12.5.6.4
DAX Clock Input Select (XCS[1:0])-Bits 3-4 . . . . . . . . . . . . . . . . . .12-8
xii
CONTENTS
Title
Page
Number
MOTOROLA
Advertisement
Table of Contents
