Hitachi SH7750 series Hardware Manual page 362

SH7750 Series
A12–A3
CKIO
RD/
D63–D48
DQM7
DQM6
D47–D32
DQM5
DQM4
D31–D16
DQM3
DQM2
D15–D0
DQM1
DQM0
Figure 13.24 Example of 64-Bit Data Width Synchronous DRAM Connection (Area 3)
CKE
512K × 16-bit × 2-bank
synchronous DRAM
A9–A0
CLK
CKE
I/O15–I/O0
DQMU
DQML
A9–A0
CLK
CKE
I/O15–I/O0
DQMU
DQML
A9–A0
CLK
CKE
I/O15–I/O0
DQMU
DQML
A9–A0
CLK
CKE
I/O15–I/O0
DQMU
DQML
Rev. 4.0, 04/00, page 351 of 850