User Manual - Philips LPC2101 User Manual

Philips Semiconductors
Volume 1
16.5.11 External Match Register (EMR, TIMER2: T2EMR
- 0xE007 003C; and TIMER3: T3EMR -
0xE007 403C). . . . . . . . . . . . . . . . . . . . . . . . 208
16.6 PWM Control register (PWMCON, TIMER0:
PWM0CON - 0xE007 0074 and TIMER1:
PWM1CON - 0xE007 4074) . . . . . . . . . . . . . . 209
Chapter 17: Real Time Clock
17.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 213
17.2 Description . . . . . . . . . . . . . . . . . . . . . . . . . . . 213
17.3 Architecture . . . . . . . . . . . . . . . . . . . . . . . . . . 213
17.4 Register description . . . . . . . . . . . . . . . . . . . 214
17.4.1 RTC interrupts . . . . . . . . . . . . . . . . . . . . . . . 215
17.4.2 Miscellaneous register group . . . . . . . . . . . . 215
17.4.3 Interrupt Location Register
(ILR - 0xE002 4000) . . . . . . . . . . . . . . . . . . . 215
17.4.4 Clock Tick Counter Register
(CTC - 0xE002 4004) . . . . . . . . . . . . . . . . . . 216
17.4.5 Clock Control Register (CCR - 0xE002 4008) 216
17.4.6 Counter Increment Interrupt Register (CIIR -
0xE002 400C). . . . . . . . . . . . . . . . . . . . . . . . 216
17.4.7 Alarm Mask Register (AMR - 0xE002 4010) 217
17.4.8 Consolidated time registers . . . . . . . . . . . . . 217
17.4.9 Consolidated Time register 0 (CTIME0 -
0xE002 4014) . . . . . . . . . . . . . . . . . . . . . . . . 217
Chapter 18: WatchDog Timer (WDT)
18.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 225
18.2 Applications . . . . . . . . . . . . . . . . . . . . . . . . . . 225
18.3 Description . . . . . . . . . . . . . . . . . . . . . . . . . . . 225
18.4 Register description . . . . . . . . . . . . . . . . . . . 226
18.4.1 Watchdog Mode register (WDMOD -
0xE000 0000) . . . . . . . . . . . . . . . . . . . . . . . . 226
Chapter 19: Flash memory system and programming
19.1 Flash boot loader . . . . . . . . . . . . . . . . . . . . . . 229
19.2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 229
19.3 Applications . . . . . . . . . . . . . . . . . . . . . . . . . . 229
19.4 Description . . . . . . . . . . . . . . . . . . . . . . . . . . . 229
19.4.1 Memory map after any reset. . . . . . . . . . . . . 229
19.4.2 Criterion for valid user code . . . . . . . . . . . . . 230
19.4.3 Communication protocol . . . . . . . . . . . . . . . . 231
19.4.4 ISP command format . . . . . . . . . . . . . . . . . . 231
19.4.5 ISP response format . . . . . . . . . . . . . . . . . . . 231
19.4.6 ISP data format. . . . . . . . . . . . . . . . . . . . . . . 231

User manual

16.7 Rules for single edge controlled PWM
ouputs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 209
16.8 Example timer operation . . . . . . . . . . . . . . . 210
16.9 Architecture . . . . . . . . . . . . . . . . . . . . . . . . . . 211
17.4.10 Consolidated Time register 1 (CTIME1 -
0xE002 4018). . . . . . . . . . . . . . . . . . . . . . . . 218
17.4.11 Consolidated Time register 2 (CTIME2 -
0xE002 401C) . . . . . . . . . . . . . . . . . . . . . . . 218
17.4.12 Time counter group . . . . . . . . . . . . . . . . . . . 218
17.4.13 Leap year calculation . . . . . . . . . . . . . . . . . . 219
17.4.14 Alarm register group . . . . . . . . . . . . . . . . . . 219
17.5 RTC usage notes . . . . . . . . . . . . . . . . . . . . . . 220
17.6 Reference clock divider (prescaler). . . . . . . 220
17.6.1 Prescaler Integer register (PREINT -
0xE002 4080). . . . . . . . . . . . . . . . . . . . . . . . 221
17.6.2 Prescaler Fraction register (PREFRAC -
0xE002 4084). . . . . . . . . . . . . . . . . . . . . . . . 221
17.6.3 Example of prescaler usage . . . . . . . . . . . . 221
17.6.4 Prescaler operation . . . . . . . . . . . . . . . . . . . 222
17.7 RTC external 32 kHz oscillator component
selection. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 223
18.4.2 Watchdog Timer Constant register (WDTC -
0xE000 0004). . . . . . . . . . . . . . . . . . . . . . . . 227
18.4.3 Watchdog Feed register (WDFEED -
0xE000 0008). . . . . . . . . . . . . . . . . . . . . . . . 227
18.4.4 Watchdog Timer Value register (WDTV -
0xE000 000C) . . . . . . . . . . . . . . . . . . . . . . . 227
18.5 Block diagram . . . . . . . . . . . . . . . . . . . . . . . . 227
19.4.7 ISP flow control . . . . . . . . . . . . . . . . . . . . . . 231
19.4.8 ISP command abort . . . . . . . . . . . . . . . . . . . 232
19.4.9 Interrupts during ISP . . . . . . . . . . . . . . . . . . 232
19.4.10 Interrupts during IAP . . . . . . . . . . . . . . . . . . 232
19.4.11 RAM used by ISP command handler . . . . . . 232
19.4.12 RAM used by IAP command handler . . . . . . 232
19.4.13 RAM used by RealMonitor . . . . . . . . . . . . . . 232
19.4.14 Boot process flowchart. . . . . . . . . . . . . . . . . 233
19.5 Sector numbers . . . . . . . . . . . . . . . . . . . . . . . 233
19.6 Flash content protection mechanism . . . . . 234
19.7 Code Read Protection (CRP) . . . . . . . . . . . . 235
Rev. 01 - 12 January 2006
UM10161
Chapter 22: Supplementary information
© Koninklijke Philips Electronics N.V. 2006. All rights reserved.
continued >>
278