Toshiba TLCS-900/H1 Series Manual page 391

(5) Connection example
Figure 3.14.7-Figure 3.14.10 shows an example of connections between the
TMP92CH21 and SDRAM
Data Bus Width: 16 Bits
TMP92CH21
Pin Name
16 M 64 M
A0 A0 A0
A1 A1 A1
A2 A2 A2
A3 A3 A3
A4 A4 A4
A5 A5 A5
A6 A6 A6
A7 A7 A7
A8 A8 A8
A9 A9 A9
A10 A10 A10
A11 BS A11
−
A12 BS0
−
A13 BS1
− −
A14
− −
A15
CS CS
SDCS
− −
SDUUDQM
− −
SDULDQM
SDLUDQM UDQM UDQM UDQM UDQM UDQM
SDLLDQM LDQM LDQM LDQM LDQM LDQM
RAS RAS
SDRAS
CAS CAS
SDCAS
WE WE
SDWE
SDCKE CKE CKE
SDCLK CLK CLK
SDACR 00: 00:
<SMUXW> TypeA TypeA
: Command address pin of SDRAM
Figure 3.16.7 Connection with SDRAM (4 M word × 16 bits)
Table 3.16.3 Connection with SDRAM
SDRAM Pin Name
128 M 256 M 512 M
× 16 bits × 2
A0 A0 A0 A0
A1 A1 A1 A1
A2 A2 A2 A2
A3 A3 A3 A3
A4 A4 A4 A4
A5 A5 A5 A5
A6 A6 A6 A6
A7 A7 A7 A7
A8 A8 A8 A8
A9 A9 A9 A9
A10 A10 A10 A10
A11 A11 A11 BS
−
BS0 A12 A12
−
BS1 BS0 BS0
− −
BS1 BS1
− − − −
CS CS CS CS
− − −
UDQM
− − −
LDQM
RAS RAS RAS RAS
CAS CAS CAS CAS
WE WE WE WE
CKE CKE CKE CKE
CLK CLK CLK CLK
01: 01: 10:
TypeB TypeB TypeC
TMP92CH21
SDCLK
SDCKE
A13 to A12
A11 to A0
D15 to D0
SDRAS
SDCAS
SDWE
SDCS
SDLUDQM
SDLLDQM
92CH21-389
Data Bus Width 32 Bits
16 M 64 M
× 16 bits × 2
A0 A0 A0
A1 A1 A1
A2 A2 A2
A3 A3 A3
A4 A4 A4
A5 A5 A5
A6 A6 A6
A7 A7 A7
A8 A8 A8
A9 A9 A9
A10 A10 A10
BS A11 A11
−
BS0 BS0
−
BS1 BS1
− − −
− − −
CS CS CS
UDQM
LDQM
UDQM UDQM
LDQM LDQM
RAS RAS RAS
CAS CAS CAS
WE WE WE
CKE CKE CKE
CLK CLK CLK
01: 01:
TypeB TypeB
CLK
CKE
BS1 to BS0
A11 to A0
D15 to D0
RAS
CAS
WE
CS
UDQM
LDQM
1 M word × 4 Banks × 16 bits
TMP92CH21
128 M 64 M 128 M
× 16 bits × 2
× 32 bits × 32 bits
A0 A0 A0 A0
A1 A1 A1 A1
A2 A2 A2 A2
A3 A3 A3 A3
A4 A4 A4 A4
A5 A5 A5 A5
A6 A6 A6 A6
A7 A7 A7 A7
A8 A8 A8 A8
A9 A9 A9 A9
A10 A10 A10 A10
A11 A11 BS0 A11
BS0 BS0 BS1 BS0
−
BS1 BS1 BS1
− − − −
− − − −
CS CS CS CS
UDQM DQM3 DQM3
LDQM DQM2 DQM2
UDQM DQM1 DQM1
LDQM DQM0 DQM0
RAS RAS RAS RAS
CAS CAS CAS CAS
WE WE WE WE
CKE CKE CKE CKE
CLK CLK CLK CLK
10: 01: 01:
TypeC TypeB TypeB
2009-06-19